]> git.baikalelectronics.ru Git - kernel.git/commitdiff
irqchip/gic-v3: Fix typos in PMR/RPR SCR_EL3.FIQ handling explanation
authorLorenzo Pieralisi <lorenzo.pieralisi@arm.com>
Thu, 21 Jan 2021 18:22:52 +0000 (18:22 +0000)
committerMarc Zyngier <maz@kernel.org>
Thu, 21 Jan 2021 20:21:49 +0000 (20:21 +0000)
The GICv3 driver explanation related to PMR/RPR and SCR_EL3.FIQ
secure/non-secure priority handling contains a couple of typos.

Fix them.

Signed-off-by: Lorenzo Pieralisi <lorenzo.pieralisi@arm.com>
Cc: Marc Zyngier <maz@kernel.org>
Signed-off-by: Marc Zyngier <maz@kernel.org>
Link: https://lore.kernel.org/r/20210121182252.29320-1-lorenzo.pieralisi@arm.com
drivers/irqchip/irq-gic-v3.c

index 3fc65375cbe0fb2ea7fc045d4d535ee098a297ea..eb0ee356a62944313e3ef03a4226909e4da00079 100644 (file)
@@ -75,10 +75,10 @@ static DEFINE_STATIC_KEY_TRUE(supports_deactivate_key);
  * are presented to the GIC CPUIF as follow:
  *     (GIC_(R)DIST_PRI[irq] >> 1) | 0x80;
  *
- * If SCR_EL3.FIQ == 1, the values writen to/read from PMR and RPR at non-secure
+ * If SCR_EL3.FIQ == 1, the values written to/read from PMR and RPR at non-secure
  * EL1 are subject to a similar operation thus matching the priorities presented
  * from the (re)distributor when security is enabled. When SCR_EL3.FIQ == 0,
- * these values are unchanched by the GIC.
+ * these values are unchanged by the GIC.
  *
  * see GICv3/GICv4 Architecture Specification (IHI0069D):
  * - section 4.8.1 Non-secure accesses to register fields for Secure interrupt