]> git.baikalelectronics.ru Git - uboot.git/commitdiff
Merge tag 'xilinx-for-v2022.07-rc1-v2' of https://source.denx.de/u-boot/custodians...
authorTom Rini <trini@konsulko.com>
Tue, 5 Apr 2022 15:27:39 +0000 (11:27 -0400)
committerTom Rini <trini@konsulko.com>
Tue, 5 Apr 2022 15:27:39 +0000 (11:27 -0400)
Xilinx changes for v2022.07-rc1 v2

xilinx:
- Allow booting bigger kernels till 100MB

zynqmp:
- DT updates (reset IDs)
- Remove unneeded low level uart initialization from psu_init*
- Enable PWM features
- Add support for 1EG device

serial_zynq:
- Change fifo behavior in DEBUG mode

zynq_sdhci:
- Fix BASECLK setting calculation

clk_zynqmp:
- Add support for showing video clock

gpio:
- Update slg driver to handle DT flags

net:
- Update ethernet_id code to support also DM_ETH_PHY
- Add support for DM_ETH_PHY in gem driver
- Enable dynamic mode for SGMII config in gem driver

pwm:
- Add driver for cadence PWM

versal:
- Add support for reserved memory

firmware:
- Handle PD enabling for SPL
- Add support for IOUSLCR SGMII configurations

include:
- Sync phy.h with Linux
- Update xilinx power domain dt binding headers

1  2 
MAINTAINERS
configs/xilinx_zynqmp_virt_defconfig
include/configs/xilinx_versal.h
include/configs/xilinx_zynqmp.h

diff --cc MAINTAINERS
Simple merge
Simple merge
index 60df795f0d01104246cd4e25115e4861f6885fd6,9088b318ec8906ebe2366e9d3b80037cea0acf6e..80e94113f078ba5d8d154d904631bfaae57bf026
  # define PHY_ANEG_TIMEOUT       20000
  #endif
  
- #define CONFIG_SYS_BOOTM_LEN  (60 * 1024 * 1024)
+ #define CONFIG_SYS_BOOTM_LEN  (100 * 1024 * 1024)
  
 -#define CONFIG_CLOCKS
 -
  #define ENV_MEM_LAYOUT_SETTINGS \
        "fdt_addr_r=0x40000000\0" \
        "fdt_size_r=0x400000\0" \
index a063c01924a4eb1f21d239956c5cad3b3979068e,d1abe44c4558cead20177b9ef405ea5e1c4a9a2c..1985a093256215cc6a4796fd42d0c2105a43ffe7
  # define PHY_ANEG_TIMEOUT       20000
  #endif
  
- #define CONFIG_SYS_BOOTM_LEN  (60 * 1024 * 1024)
+ #define CONFIG_SYS_BOOTM_LEN  (100 * 1024 * 1024)
  
 -#define CONFIG_CLOCKS
 -
  #define ENV_MEM_LAYOUT_SETTINGS \
        "fdt_addr_r=0x40000000\0" \
        "fdt_size_r=0x400000\0" \