]> git.baikalelectronics.ru Git - uboot.git/commitdiff
global: Migrate CONFIG_SH_ETHER_CACHE_INVALIDATE to CFG
authorTom Rini <trini@konsulko.com>
Sun, 4 Dec 2022 15:13:48 +0000 (10:13 -0500)
committerTom Rini <trini@konsulko.com>
Fri, 23 Dec 2022 15:15:12 +0000 (10:15 -0500)
Perform a simple rename of CONFIG_SH_ETHER_CACHE_INVALIDATE to CFG_SH_ETHER_CACHE_INVALIDATE

Signed-off-by: Tom Rini <trini@konsulko.com>
drivers/net/sh_eth.c
include/configs/alt.h
include/configs/condor.h
include/configs/gose.h
include/configs/grpeach.h
include/configs/koelsch.h
include/configs/lager.h
include/configs/porter.h
include/configs/silk.h
include/configs/stout.h

index 90e47d93aada4fb1391837bf6ef56deaf2a053e4..63b21969d5cc38c0ebcc8231dfaad761d152a923 100644 (file)
@@ -46,7 +46,7 @@
 #define flush_cache_wback(...)
 #endif
 
-#if defined(CONFIG_SH_ETHER_CACHE_INVALIDATE) && defined(CONFIG_ARM)
+#if defined(CFG_SH_ETHER_CACHE_INVALIDATE) && defined(CONFIG_ARM)
 #define invalidate_cache(addr, len)            \
        {       \
                unsigned long line_size = CFG_SH_ETHER_ALIGNE_SIZE;     \
index f06ceed47f0c01c88f0d6bc2ce0d2b6b438dbf02..7a29157ef440768c762d694ca5fe703b89071f77 100644 (file)
@@ -25,7 +25,7 @@
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 #define CONFIG_SH_ETHER_CACHE_WRITEBACK
-#define CONFIG_SH_ETHER_CACHE_INVALIDATE
+#define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
 /* Board Clock */
index 6d7c788163d3d5427210ececa504add1c58fa67d..fa3edef9b30039cd76f87f1a1aaa823041ff4685 100644 (file)
@@ -18,7 +18,7 @@
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 #define CONFIG_SH_ETHER_CACHE_WRITEBACK
-#define CONFIG_SH_ETHER_CACHE_INVALIDATE
+#define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
 /* Board Clock */
index 93157de470bd425782681b4320178923d9999a93..e54f4b24e04881899368a46844bd79e8c21557e8 100644 (file)
@@ -24,7 +24,7 @@
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 #define CONFIG_SH_ETHER_CACHE_WRITEBACK
-#define CONFIG_SH_ETHER_CACHE_INVALIDATE
+#define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
 /* Board Clock */
index 5b91e6ff039b904562b3fe26b9d61405f7ddf11c..5ae17f70e909dcb192a6a9d46d101e8ae082fc68 100644 (file)
@@ -21,7 +21,7 @@
 #define CONFIG_SH_ETHER_PHY_ADDR       0
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_MII
 #define CONFIG_SH_ETHER_CACHE_WRITEBACK
-#define CONFIG_SH_ETHER_CACHE_INVALIDATE
+#define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
 #endif /* __GRPEACH_H */
index ff02a875013c2859c814088240e71a48634ff1cf..1d8aa6def88f3f2eeffc48206c957a6fde82f199 100644 (file)
@@ -24,7 +24,7 @@
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 #define CONFIG_SH_ETHER_CACHE_WRITEBACK
-#define CONFIG_SH_ETHER_CACHE_INVALIDATE
+#define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
 /* Board Clock */
index 83e8705dfe76aa018fbebb6c94d2099efef6eb19..bb8cc5fecb7ad06da248967dec478ecd025dc333 100644 (file)
@@ -25,7 +25,7 @@
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 #define CONFIG_SH_ETHER_CACHE_WRITEBACK
-#define CONFIG_SH_ETHER_CACHE_INVALIDATE
+#define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
 /* Board Clock */
index 8f834f2c7ebad31280ebfda68c141512386d9b59..143e9a4672f1a029407e85d210b690b0c9d4e415 100644 (file)
@@ -26,7 +26,7 @@
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 #define CONFIG_SH_ETHER_CACHE_WRITEBACK
-#define CONFIG_SH_ETHER_CACHE_INVALIDATE
+#define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
 /* Board Clock */
index 80fce05b399995a15546720f9e0a3ff65388422b..2d1e23c27451389d2ebca8d4d238a880c299c30d 100644 (file)
@@ -26,7 +26,7 @@
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 #define CONFIG_SH_ETHER_CACHE_WRITEBACK
-#define CONFIG_SH_ETHER_CACHE_INVALIDATE
+#define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
 /* Board Clock */
index d8f0fb18563041f2dc917ff100bf21fdc23b4444..9e05a7ae6f962712fb3fcb62ccc8493e2115d741 100644 (file)
@@ -30,7 +30,7 @@
 #define CONFIG_SH_ETHER_PHY_ADDR       0x1
 #define CONFIG_SH_ETHER_PHY_MODE PHY_INTERFACE_MODE_RMII
 #define CONFIG_SH_ETHER_CACHE_WRITEBACK
-#define CONFIG_SH_ETHER_CACHE_INVALIDATE
+#define CFG_SH_ETHER_CACHE_INVALIDATE
 #define CFG_SH_ETHER_ALIGNE_SIZE       64
 
 /* Board Clock */