]> git.baikalelectronics.ru Git - kernel.git/commit
Merge tag 'for-5.8-clk' of git://git.kernel.org/pub/scm/linux/kernel/git/tegra/linux...
authorStephen Boyd <sboyd@kernel.org>
Thu, 21 May 2020 22:52:41 +0000 (15:52 -0700)
committerStephen Boyd <sboyd@kernel.org>
Thu, 21 May 2020 22:52:41 +0000 (15:52 -0700)
commit3cfa8f6c9bbd671451971da8560b06d24bccdfcb
tree19890695e2499f3b07a1e3a9b434a0cecc9e6bb7
parent0e6c92ce1d170795a396f8108369eb2c8412797f
parent7f0a418a8f3946493272640f188562a7e06f8a30
Merge tag 'for-5.8-clk' of git://git.kernel.org/pub/scm/linux/kernel/git/tegra/linux into clk-tegra

Pull Tegra clk driver updates from Thierry Reding:

These are a couple of changes to implement EMC frequency scaling on
Tegra210, CPU frequency scaling on Tegra20 and Tegra30 as well as a
special clock gate for the CSI test pattern generator on Tegra210.

* tag 'for-5.8-clk' of git://git.kernel.org/pub/scm/linux/kernel/git/tegra/linux:
  clk: tegra: Add Tegra210 CSI TPG clock gate
  clk: tegra30: Use custom CCLK implementation
  clk: tegra20: Use custom CCLK implementation
  clk: tegra: cclk: Add helpers for handling PLLX rate changes
  clk: tegra: pll: Add pre/post rate-change hooks
  clk: tegra: Add custom CCLK implementation
  clk: tegra: Remove the old emc_mux clock for Tegra210
  clk: tegra: Implement Tegra210 EMC clock
  clk: tegra: Export functions for EMC clock scaling
  clk: tegra: Add PLLP_UD and PLLMB_UD for Tegra210
  clk: tegra: Rename Tegra124 EMC clock source file
  dt-bindings: clock: tegra: Add clock ID for CSI TPG clock