]> git.baikalelectronics.ru Git - kernel.git/commit
pinctrl: aspeed: g4: Fix mux configuration for GPIOs AA[4-7], AB[0-7]
authorAndrew Jeffery <andrew@aj.id.au>
Mon, 23 Jan 2017 05:27:17 +0000 (15:57 +1030)
committerLinus Walleij <linus.walleij@linaro.org>
Thu, 26 Jan 2017 13:42:39 +0000 (14:42 +0100)
commit1a70d63662e1d8e47b04f84cc3ce91a218bb4629
tree3196841360f260475671abd2e350d9cf1c0ebd58
parentbcc767352539081a9c22dca774258a3930036cf6
pinctrl: aspeed: g4: Fix mux configuration for GPIOs AA[4-7], AB[0-7]

Incorrect video output configuration bits were being tested on pins in
GPIO banks AA and AB for the ROM{8,16} mux functions. The ROM{8,16}
functions are the highest priority for the relevant pins and also the
default function, so we require the relevant video output configuration
be disabled to mux GPIO functionality. As the wrong bits were being
tested a GPIO export would succeed but leave the pin in an unresponsive
state (i.e. value updates were ignored).

This misbehaviour was discovered as part of extending the GPIO
controller's support to cover banks Y, Z, AA, AB and AC (AC in the case
of the g5 SoC).

Fixes: 1464efad2be5 ("pinctrl: aspeed-g4: Add mux configuration for all pins")
Signed-off-by: Andrew Jeffery <andrew@aj.id.au>
Signed-off-by: Linus Walleij <linus.walleij@linaro.org>
drivers/pinctrl/aspeed/pinctrl-aspeed-g4.c