]> git.baikalelectronics.ru Git - arm-tf.git/commitdiff
Tegra194: memctrl: add support for MIU4 and MIU5
authorPravin <pt@nvidia.com>
Fri, 11 May 2018 09:44:19 +0000 (15:14 +0530)
committerVarun Wadekar <vwadekar@nvidia.com>
Mon, 9 Mar 2020 22:25:15 +0000 (15:25 -0700)
This patch adds support for memqual miu 4,5.

The MEMQUAL engine has miu0 to miu7 in which miu6 and
miu7 is hardwired to bypass SMMU. So only miu0 to miu5
support is provided.

Change-Id: Ib350334eec521e65f395f1c3205e2cdaf464ebea
Signed-off-by: Pravin <pt@nvidia.com>
plat/nvidia/tegra/soc/t194/plat_memctrl.c

index 8a946da5653342ccfed4525e6054b1e8f2f17acb..d5f72b614d39ef43dcf9866535ddfeb0975f4ccf 100644 (file)
@@ -138,7 +138,11 @@ const static uint32_t tegra194_streamid_override_regs[] = {
        MC_STREAMID_OVERRIDE_CFG_MIU2R,
        MC_STREAMID_OVERRIDE_CFG_MIU2W,
        MC_STREAMID_OVERRIDE_CFG_MIU3R,
-       MC_STREAMID_OVERRIDE_CFG_MIU3W
+       MC_STREAMID_OVERRIDE_CFG_MIU3W,
+       MC_STREAMID_OVERRIDE_CFG_MIU4R,
+       MC_STREAMID_OVERRIDE_CFG_MIU4W,
+       MC_STREAMID_OVERRIDE_CFG_MIU5R,
+       MC_STREAMID_OVERRIDE_CFG_MIU5W
 };
 
 /*******************************************************************************
@@ -268,7 +272,11 @@ const static mc_streamid_security_cfg_t tegra194_streamid_sec_cfgs[] = {
        mc_make_sec_cfg(MIU2R, NON_SECURE, OVERRIDE, DISABLE),
        mc_make_sec_cfg(MIU2W, NON_SECURE, OVERRIDE, DISABLE),
        mc_make_sec_cfg(MIU3R, NON_SECURE, OVERRIDE, DISABLE),
-       mc_make_sec_cfg(MIU3W, NON_SECURE, OVERRIDE, DISABLE)
+       mc_make_sec_cfg(MIU3W, NON_SECURE, OVERRIDE, DISABLE),
+       mc_make_sec_cfg(MIU4R, NON_SECURE, OVERRIDE, DISABLE),
+       mc_make_sec_cfg(MIU4W, NON_SECURE, OVERRIDE, DISABLE),
+       mc_make_sec_cfg(MIU5R, NON_SECURE, OVERRIDE, DISABLE),
+       mc_make_sec_cfg(MIU5W, NON_SECURE, OVERRIDE, DISABLE)
 };
 
 /*******************************************************************************