]> git.baikalelectronics.ru Git - kernel.git/commit
net/mlx5: Use 128B cacheline size for 128B or larger cachelines
authorDaniel Jurgens <danielj@mellanox.com>
Fri, 2 Feb 2018 15:32:53 +0000 (09:32 -0600)
committerSaeed Mahameed <saeedm@mellanox.com>
Tue, 20 Feb 2018 20:52:58 +0000 (12:52 -0800)
commit81895938f0479319a595e9588cc8211c96c90af3
treecd766516ec9055b32a7a68a2985b7d9e8064b992
parentd61163f9969aa6c37b7b0316c89f97a58117177c
net/mlx5: Use 128B cacheline size for 128B or larger cachelines

The adapter uses the cache_line_128byte setting to set the bounds for
end padding. On systems where the cacheline size is greater than 128B
use 128B instead of the default of 64B. This results in fewer partial
cacheline writes. There's a 50% chance it will pad to the end of a 256B
cache line vs only 25% when using 64B.

Fixes: d9987beb3426 ("net/mlx5: Configure cache line size for start and end padding")
Signed-off-by: Daniel Jurgens <danielj@mellanox.com>
Signed-off-by: Saeed Mahameed <saeedm@mellanox.com>
drivers/net/ethernet/mellanox/mlx5/core/main.c