]> git.baikalelectronics.ru Git - kernel.git/commit
Merge tag 'renesas-clk-for-v5.18-tag1' of git://git.kernel.org/pub/scm/linux/kernel...
authorStephen Boyd <sboyd@kernel.org>
Thu, 17 Feb 2022 19:58:37 +0000 (11:58 -0800)
committerStephen Boyd <sboyd@kernel.org>
Thu, 17 Feb 2022 19:58:37 +0000 (11:58 -0800)
commit0392e2f55b5bf58fe0d8aebf1bc3e97e5b44ab6f
treea90d6bd381ba4a19c2e448c31010cc70b02b94d8
parent6e424e6bafec35e47db4b693fe41eff065b7dbf6
parent2dd5a619634241d9f9fd73b5576ce761c49c911c
Merge tag 'renesas-clk-for-v5.18-tag1' of git://git.kernel.org/pub/scm/linux/kernel/git/geert/renesas-drivers into clk-renesas

Pull Renesas clk driver updates from Geert Uytterhoeven:

 - Add DMA engine (SYS-DMAC) clocks on Renesas R-Car S4-8
 - Add MOST (MediaLB I/F) clocks on Renesas R-Car E3 and D3
 - Add CAN-FD clocks on Renesas R-Car V3U
 - Add support for the new Renesas RZ/V2L SoC
 - Miscellaneous fixes and improvements

* tag 'renesas-clk-for-v5.18-tag1' of git://git.kernel.org/pub/scm/linux/kernel/git/geert/renesas-drivers:
  clk: renesas: rzg2l-cpg: Add support for RZ/V2L SoC
  dt-bindings: clock: renesas: Document RZ/V2L SoC
  dt-bindings: clock: Add R9A07G054 CPG Clock and Reset Definitions
  clk: renesas: r8a779a0: Add CANFD module clock
  clk: renesas: r9a07g044: Update multiplier and divider values for PLL2/3
  clk: renesas: r8a7799[05]: Add MLP clocks
  clk: renesas: r8a779f0: Add SYS-DMAC clocks